

(11)Publication number:

61-005549

(43)Date of publication of application: 11.01.1986

(51)Int.CI.

H01L 21/88 H01L 21/92

(21)Application number: 59-125239

(71)Applicant: HITACHI MICRO COMPUT ENG LTD

HITACHI LTD

(22)Date of filing:

20.06.1984


(72)Inventor: UTSUNO AKIHIKO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To attenuate any crosstalk between close signal lines by means of shielding respective signal lines from one another by a method wherein grounding bumps are arranged between or around signal bumps of semiconductor chips.

CONSTITUTION: Any crosstalk noise between close signal lines may be attenuated even in case of ultra high speed input and output operations because any noise eternally coming into the signal lines may be shielded by the shielding effect of grounding bumps G encircling the signal bumps S. Besides, the shielding effect from the signal bumps S may be more increased by means of arranging the grounding bumps G all around the signal bumps S. Moreover, the shielding effect from the signal bumps S may be further improved by means of forming the grounding bumps G of an integrated conductor to encircle the signal bumps S.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑪特許出顧公開

砂公開特許公報(A)

昭61-5549

@Int.Cl.4

識別記号

庁内整理番号

❷公開 昭和61年(1986)1月11日

H 01 L 21/88 21/92 6708-5F 7638-5F

審査請求 未請求 発明の数 1 (全 3頁)

②特 顧 昭59-125239

- 砂出 顧 、昭59(1984)6月20日.

多明者 字都野 彰彦

小平市上水本町1479番地 日立マイクロコンピュータエン

ジニアリング株式会社内

砂出 額 人 日立マイクロコンピュータエンジニアリング。

ココンピュ 小平市上水本町1479番地

株式会社

①出 顧 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 高橋 明失 外1名

2 1 12 12

明相響

発明の名称 半導体装置

・特許請求の範囲

1.フリップチップ型半導体装置において、半導体チップの信号電圧印加用突起電価間に接換電圧 印加用突起電価を配置したことを特徴とする半準 体装置。

- 2. 前配借号電圧印加用突起電極の周囲に接地電 圧印加用突起電極を配置したことを特徴とする特 許請求の銘囲第1項記載の単導体装置。
- 3. 前記俗号電圧印加用突起電振の周囲に接地導。 体を配置したことを特徴とする特許請求の範囲第 1.項記載の半導体装置。

発明の辞報な説明

(技術分野)

本発明は、半導体装置に係り、特に、全面パンプ (突起電極) あるいは高密度なフリップチップ 方式のポンディング技術を採用した大規模集積回路(以下、単に、LSIという) 等の半導体装置 に適用して有効な技術に関するものである。

(背景技術)

フリップチップ方式のボンディング技術を採用したしSIチップ等の半導体装置では、パンプ(突起電極)は、半導体チップの周囲に配置されているが、例えば、第1回に示されるように、たがいに関リ合うパンプは信号電圧印加用パンプ(以下、単に借号用パンプという)Sとして使用されており、その一部が接地電圧印加用パンプ(以下、単に接地用パンプという)Gとして使用されている。

しかしながら、このような半導体チップでは、 特に、高速な入出力を行う場合、たがいに降り合 う信号用バンプ間でのクロストークが発生し、し SI等の半導体装置の機能に製動作を起す原因と なるおそれがあることが、発明者の検討の結果、 明らかとなった。

〔発明の目的〕 .

本発明の目的は、フリップチップ方式のポンディング技術を採用したLSIチップ等の半導体装置において、半導体チップの信号線をシールドす

ることにより、信号様間のクロストークノイズを 低減する技術手段を提供することにある。

本籍明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び設付圏面によって明らかになるであろう。

(発明の概要)

本順において開示される発明のうち、代表的な ものの概要を説明すれば、下記のとおりである。

すなわち、フリップチップ方式のボンディング 技術を採用したLSIチップ等の半導体装置において、半導体チップの信号用バンプの園又は周囲 に接地用バンプを配置することにより、各信号線 をシールドして信号線間のクロストークノイズを 低減するようにしたものである。

以下、本発明の構成について、実施例とともに 説明する。

なお、全図において、関一の機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

(実施例:1)

専用パンプSと接地用パンプGの配置を変えたものであり、第3回に示すように、信号用パンプSの周囲に接地用パンプGを配置したものである。

このように構成することにより、前記実施的 (のものよりも、一層借号用パンプSに対するシールド効果を特たせることができる。

(実施併皿)

第4回及び第5回は、本発明をフリップチップ ガ式のポンディング技術を採用したしSIチップ 等の半導体装置に適用した実施例取の構成を説明 するための図であり、第4回は、平面図、第5回 は、第4回のA - A切断線における断面図である。 なお、第4回においては半速体チップCは省略し てある。

本実施例皿の半導体装置は、第4 図及び第5 図に示すように、前記実施例 II の接地用パンプロを一体化した単体で形成し、これにより信号用パンプ S の周囲を包囲するように構成したものである。 M B は配線が施されたシリコンからなるマザーチップ基板 C は半導体チップである。

第2 図は、本発明をフリップチップ方式のポンディング技術を採用した LS I チップ等の半導体 装置に適用した実施例 I の構成を説明するための 図であり、その要都の平面図である。

本実施例 I の半導体装置は、第2回に示すように、半導体チップ L S I の瞬り合う倍号用パンプ S の間に接地用パンプ G を配置したものである。

このように信号用パンプSを接地用パンプGで色囲することにより、この接地用パンプGのシールド効果によって外部から信号線に入るノイズを選断するので、超高速な入出力を行う場合においても、近接した信号線間のクロストークノイズを低減することができる。

(実施例11)

第3回は、本発明をフリップチップ方式のポンディング技術を採用した LSIチップ等の半導体 装置に適用した実施例IIの構成を説明するための 図であり、その半導体チップの要都の平面図である。

本実施例正の半導体装置は、前記実施例にの信

このように構成することにより、さらに、信号 用パンプSに対するシールド効果を向上させるこ とができる。

(効果)

以上説明したように、本願で開示した新規な技 衛手段によれば、次のような効果を得ることがで きる。

- (1) 半球体装置の瞬り合う信号用バンプSの間に、接触用パンプGを配置することにより、接地用パンプGのシールド効果によって外部から信号線に入るノイズを遮断するので、超高速な入出力を行う場合においても、近接した信号線間のクロストークノイズを低減することができる。
- (2) 半導体装置の信号用パンプSの周囲に接地 用パンプGを配置することにより、一層信号用パ ンプSに対するシールド効果を持たせることがで きる。
- (3) 前記(2) の半導体装置の接地用パンプG を一体化した導体で形成し、これにより借号用パ ンプSの周囲を包囲するように構成することによ

特開861-5549(3)

り、さらに、信号用バンプSに対するシールド効 果を向上させることができる。

(4) 前記(1)乃至(3)のそれぞれの技情手段により、組高速な入出力を行う場合においても、 半導体装置の近接する信号線間のクロストークノ イズを低減させることができるので、半導体装置 の信頼度を向上させることができる。

以上、本発明を実施例にもとずき具体的に説明 したが、本発明は、前記実施例に限定されるもの ではなく、その要旨を漁風しない範囲において種 々変更可能であることはいうまでもない。

例えば、前記接地用パンプの配置及び形状は、 シールド効果を有するものであればどのようなも のであってもよい。

図面の簡単な説明

第1図は、フリップチップ方式のボンディング 技術を採用したLSIチップ等の半導体装置の信 号用バンプに対する問題点を説明するための図で あり、半導体装置の要部の平面図、

第2回は、本発明をフリップチップ方式のポン

ディング牧物を採用したLSIチップ等の半導体 装置に適用した実施例Iの構成を説明するための 図であり、その半導体チップの要都の平面図、

第3回は、本発明をフリップチップ方式のポンディング技術を採用したLSIチップ等の半導体装置に適用した実施例Iの構成を説明するための図であり、その半導体チップの要部の平面図、

第4. 図及び第5. 図は、本発明をフリップチップ 方式のボンディング技術を採用したLSIチップ 等の半導体装置に適用した実施例皿の構成を説明 するための図であり、第4. 図は、その導体チップ の要部の平面図、第5. 図は、第4. 図のA - A 切断 線における断面図である。

図中、LSI、C…半導体チップ、S…信号用 バンプ、G…接地用バンプ、MB…マザーチップ 基板である。

代理人 井型士 高橋明夫



